verilog_UDP ICMP use ping ecoh

Tang Primer 20K Dock拡張ボードセット
評価用サンプルリソース Verilog_UDP に

著作者:LAKKA ZiyangYE 様にご挨拶を入れて
許可を頂き、ICMP Ping echo 動作の
プロトコールを追加させて頂きました。

  • arp-a + ping FPGA IP address
  • 192.168.3.14 fix IP (Use my rooter )
本作業、特にTCP/IP等特に通信プロトコールのの作業を行った事が無いiSPが、Google Gemini AI環境を利用させて頂き、FPGAの知識だけでどこまで通信のプロジェクトに対応できるか?のAIを利用してどこまでプロジェクトが遂行できるか?の試験でした。
このような趣旨で始めた作業ですので、不具合等がございましたら、ご容赦をお願いし、ご連絡を頂けたら、更なる課題として自分とAIの能力向上を目指し?なんとか対応させて頂きます。

  • usp_test.py checkig
  • 拡張ボード付属RJ45コネクタから
    RTL8201経由で、FPGA搭載RTLで 
    UDP/ICMP Ping Echoの動作確認が
    行えます。


コメントを残す

メールアドレスが公開されることはありません。 が付いている欄は必須項目です

MCU応用機器

前の記事

Makae My Day